第1篇 驗證設計師崗位職責

崗位職責

1. 負責芯片正確性驗證和設計評估

2. 理解芯片相關功能,編寫驗證方案

3. 進行代碼lint檢查和形式化驗證

4. 構建驗證環(huán)境,編寫測試用例,運行芯片的rtl級/門級仿真

5. 運行回歸測試,進行芯片的代碼和功能覆蓋率分析

6. 編寫驗證報告

職位要求

1. 本科及以上,高學歷者優(yōu)先

2. 計算機、自動化、通信、電子類專業(yè)優(yōu)先

3. 學過數(shù)字電路、計算機系統(tǒng)結構、軟件編程等相關課程者優(yōu)先

4. 學過用過system veriloguvmverilogvhdl匯編語言腳本語言(shellperlpython)linux基本操作者優(yōu)先

5. 有芯片設計驗證經驗或者其他變成經驗的優(yōu)先

單位信息

無錫江南計算技術研究所是我國最早成立的計算機科學與工程相結合的大型綜合計算技術研究所,主要從事高性能計算機系統(tǒng)、國產安全平臺以及計算機軟硬件的研發(fā),先后完成國家和部省級科技項目千余項,獲得國家和部省級科技進步獎700余項。經過六十年的發(fā)展,已形成一只以院士、國家有突出貢獻的中青年專家、知名專家為代表的技術精湛的人才隊伍,擁有一套健全的人才引進、培訓、使用、考核、獎勵機制,是一個學科門類齊全、技術人才薈萃、科研裝備先進、生活環(huán)境優(yōu)美的大型科研機構。

本次招聘主要是根據(jù)國家大力推進自主可控信息系統(tǒng)建設應用的發(fā)展戰(zhàn)略,為我所高性能計算機軟硬件、國產安全平臺等領域甄選人才。我們熱情歡迎計算機以及相關專業(yè)的有志青年加入我們,施展才華,實現(xiàn)理想!

第2篇 設計驗證工程師崗位職責

epb算法設計與驗證工程師 上海匯眾 上海匯眾汽車制造有限公司,上海匯眾,匯眾 招 聘 崗位: epb算法設計與驗證工程師

工 作 地點: 上海市浦東南路1493號

數(shù) 量: 2人

學 歷 要求: 碩士及以上學歷

專 業(yè) 要求: 車輛工程、控制工程或相關專業(yè)

英 語 能力: 英語cet6以上

經 歷 要求: 有3年以上底盤電控產品開發(fā)經歷

性 別 要求: 不限

年 齡 要求: 不限

經 驗 要求: 3年以上底盤電控產品的控制算法的設計驗證經驗

其 他 要求: 熱愛這個行業(yè)、勤學肯干,具有團隊協(xié)作精神

工作職責:

1)根據(jù)電子駐車系統(tǒng)(epb)算法代碼進行控制算法驗證工作;

2)利用相關的工具,如tessy,qac,polyspace等進行軟件單元測試;

3)編寫算法軟件單元測試用例;

4)撰寫控制算法軟件驗證相關的報告和文檔;

5)熟悉軟件釋放流程,管控軟件發(fā)布質量。

優(yōu)先經驗和技能:

1)精通控制理論;具有汽車系統(tǒng)動力學、制動系統(tǒng)等專業(yè)知識;

2)具有開發(fā)電子制動系統(tǒng)項目的經歷者優(yōu)先,包括epb、abs、tcs、esp等;

3)熟練使用matlab/simulink等建模工具; 熟練使用tessy,qac,polyspace等測試軟件;熟悉c語言;

4)熟悉misra c規(guī)則;

5)有歐美外資、合資企業(yè)的工作經歷者優(yōu)先。

第3篇 ic設計驗證工程師崗位職責

ic設計驗證工程師 西安紫光國芯半導體有限公司 西安紫光國芯半導體有限公司,華芯半導體,西安紫光國芯,西安紫光國芯半導體有限公司,紫光國芯 以下招聘職位均為公司設計服務部門的工程師職位,為上海大型國際ic公司以及國內頂端ic公司提供on-site設計服務。

西安紫光國芯的設計服務部門能夠提供高端設計服務,具備從設計規(guī)格到芯片流片完整流程的設計經驗,包括:設計實現(xiàn)、功能驗證、綜合和dft、物理實現(xiàn)、時序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款soc在65nm/40nm/28nm/14nm工藝上的soc芯片設計和流片,幫助客戶低成本的、高效的實現(xiàn)產品化,是目前國內最大的設計服務外包服務商,所服務的客戶均為國際知名大型芯片設計公司以及國內頂端芯片設計公司,具備一流的技術及設計環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔核心技術板塊,使其可以快速穩(wěn)定成長。

我們各個業(yè)務板塊均提供先進的設計開發(fā)環(huán)境,良好的企業(yè)文化以及人文關懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會及商業(yè)保險。誠邀有志ic事業(yè)的人才加盟共同發(fā)展!

responsibilities:

1. according to the design specification, be responsible for the verification plan and verification objective definition.

2. test-bench development (modeling, assertions, checkers, monitors, score-board, regressions, coverage), test-case development (sequence, vrad) and integration.

3. work with random verification methodology(vmm, ovm, uvm, erm)

4. work as an independent verification engineers to check the design functionality at soc module level and chip level.

5. work as interface with front-end and back-end engineer to optimize or review the design architecture and implementation.

6. verilog or vhdl coding according to design specification or external/internal ip integration.

7. support the post simulation with gate-level verilog or vhdl net list.

requirements:

1. either bachelor, master or phd in microelectronics, electronic engineering, or related field, 2+ years of verification working experience.

2. experience with verification language (specman/e-language, system-verilog, vera)

3. experience with rtl coding and simulators (modelsim, nc-sim).

4. basic knowledge of script language (perl, tcl, c-language and so on)

5. knowledge about 2g/3g/lte handset baseband architecture, arm, ahb architecture is a plus.

6. knowledge about baseband chip peripheral (usb2.0/usb3.0, ssic, mipi) is a plus.

7. team oriented, love to work in young, international and highly motivated teams.

8. good command of english